PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-127290

(43)Date of publication of application: 28.04.1992

(51)Int.CI.

G06K 19/07

B42D 15/10

G06K 17/00

(21)Application number: 02-247239

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

19.09.1990


(72)Inventor: TAKAHIRA KENICHI

FUJIOKA SOZO

(54) NONCONTACT IC CARD AND METHOD FOR USING THE SAME (57)Abstract:

PURPOSE: To extend the service life of a noncontact IC card is practical use by providing a modulation means which modulates a signal from a data processing means to process data demodulated by a selected demodulation signal out of the signals of first and second demodulation means and outputs it to an antenna means, and a battery to supply a power source to every means.

CONSTITUTION: An antenna circuit 16, the battery 17, and a crystal resonator 19 are connected to an IC 10. When a CPU 11 judges that a start-up method using a demodulation circuit 26 is selected, a transistor 106 is cut off, and a sleep mode is set, and a signal of 'H' level is outputted from an AND gate 111 to an AND gate 108, therefore, trigger reception by a CMOS inverter 102 can be performed. Meanwhile, when the CPU judges that the start-up method not using the demodulation circuit 26 is selected, both the AND gates 107 and 108 are cut off, and the demodulation circuit 26 stops an operation. Thereby, it is possible to extend the service life of the card in practical use by suppressing the consumption of the power source in nonuse.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

平4-127290 ⑫ 公 開 特 許 公 報 (A)

@Int. Cl. 5

. /

識別記号

庁内整理番号

❸公開 平成 4年(1992) 4月28日

G 06 K 19/07 B 42 D G 06 K 15/10 17/00

5 2 1

6548-2C

6711-5L 6711-5L

製作所内

G 06 K 19/00

Η

審査請求 未請求 請求項の数 3 (全10頁)

60発明の名称

非接触ICカード及びその使用方法

F

願 平2-247239 ②特

頤 平2(1990)9月19日 忽出

@発 明 者

@発

髙 比 良

賢 一

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

者

兵庫県伊丹市瑞原4丁目1番地 三菱電機セミコンダクタ

ソフトウエア株式会社北伊丹事業所内

勿出 願 人

83

三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

弁理士 曾我 道照 **個代** 理

外5名

明

1. 発明の名称

非接触ICカード及びその使用方法

2.特許請求の範囲

(1) 外部とのデータの送受信を非接触で行うた めのアンテナ手段と、

前記アンテナ手段で受信された信号をそれぞれ 復調する第1及び第2の復調手段と、

前記第1の復調手段の動作のための回路電流を 遮断する遮断手段と、

前記第1及び第2の復調手段のうちの一方を選 択すると共に前記第2の復調手段を選択する場合 には前記遣断手段により前記第1の復調手段の回 路電流を遮断する制御手段と、

前記第1及び第2の復調手段のうち前記制御手 段により選択された復調手段で復調されるデータ を処理するためのデータ処理手段と、

前記データ処理手段からの信号を変調して前記 アンテナ手段に出力する変調手段と、

前記の各手段に電源を供給するための電池と

を備えたことを特徴とする非接触ICカード。 (2) 外部とのデータの送受信を非接触で行うた めのデータ送受信手段と、

外部からリセット信号を非接触で受信するため のリセット手段と、

前紀データ送受信手段に接続されると共にデー タを処理するためのデータ処理手段と、

前記データ送受信手段の動作を停止させる停止

前記作止手段により前記データ送受信手段の動 作を停止させると共に前記りセット手段を介して リセット信号が受信されると前記停止手段による 前記データ送受信手段の動作の停止を解除する制 御手段と、

前記の各手段に電源を供給するための電池と

を備えたことを特徴とする非接触ICカード。 (3) 通常に動作する通常モードと、通常モード へ復帰させるための起動信号の受信動作のみ行う スリープモードとを具備する非接触ICカードの 使用方法であって、

特間平4-127290(2)

カード発行まではスリープモードで非接触IC カードを保管し、

カード発行後は前記非接触ICカードに起動信号を受信させることにより通常モードに移行させる

ことを特徴とする非接触ICカードの使用方法。 3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、非接触ICカード及びその使用方法に係り、特に消費電力を抑制し得る非接触ICカードの標準とそのICカードの使用方法に関する。

〔従来の技術〕

近年、「Cカードの中でカード表面に外部電極」を持たない非接触「Cカードが注目されている。 非接触「Cカードは、外部電極を有する通常の「 Cカードと同様に外部装置との間で信号の授受を 行うが、この信号の授受を電磁波、光、磁気等の 空間伝送媒体を利用して行うものである。

従来の非接触ICカードの構成を第7図に示す。

がそれぞれ接続されている。このコンパレータ (51)の出力端子には波形成形回路 (53)が接続されている。そして、アンテナ (6)で受信された受信 信号はコンパレータ (51)において基準電圧発生回路 (52)で発生された基準電圧と比較され、受信信号が基準電圧より高い電圧値を有する場合にコンパレータ (51)から受信信号に対応した信号が出力される。この出力信号は波形成形回路 (53)で所定の波形に成形された後、受信データとして入出力制御回路 (4)に伝送される。

〔 発明が解決しようとする課題〕

しかしながら、第8図に示されるように、変復 調回路(5)内の基準電圧発生回路(52)は電源電圧 を抵抗(54)及び(55)で分割することにより基準電 圧を発生させるため、これらの抵抗(54)及び(55) に常時電流が流れていた。従って、カード保管時 等、カードを使用しないときでも電池(7)が消耗 し、カード発行までの保管期間等によって実質的 なICカードの寿命が短くなるという問題点があった。 I Cカードの動作を制御するCPU(1)にバス(8)を介してROM(2)及びRAM(3)が接続されている。バス(8)には外部装置とのデータの入出力を制御する入出力制御回路(4)が接続され、入出力制御回路(4)には変復調回路(5)を介してアンテナ(6)が接続されている。さらに、I Cカードには、各電気回路に電源を供給するための電池(7)が内蔵されている。

このようなJCカードでは、外部装置からの電磁波による要求信号がアンテナ(6)で受信されると、この要求信号は変復調回路(5)で復調された後、入出力制御回路(4)を介してCPU(1)に入力される。CPU(1)は要求信号を解読し、所定の応答信号を作成する。この応答信号は入出力制御回路(4)を介して変復調回路(5)に入力され、ここで変調された後、アンテナ(6)から外部装置に発信される。

第8図に変複調回路(5)内の復調回路部分の構成を示す。コンパレータ(51)の正入力端子にアンテナ(6)が、負入力端子に基準電圧発生回路(52)

この発明はこのような問題点を解消するためになされたもので、実使用での長寿命化を図ることのできる非接触 I C カードを提供することを目的とする。

また、この発明はこのような非接触ICカードの実使用での長寿命化を図るための使用方法を提供することも目的としている。

(課題を解決するための手段)

請求項」に記載の非接触ICカードは、外部での非接触ICカードは、外部である。 手段と、アンテナ手段で使された信号をそれの優別手段と、アンテナ手段で使復調手段と、第1及び第2の復調手段を追断する。 の動作のための何調手段を追断する。 の動作のための何調手段を選択する。 である。 である。 では、第1なび第2の復調手段を選択路電でである。 では、第1なび第2の復調手段の個別ののでは、 では、第1なび第2の復調手段の優別手段によります。 がするとはにある。 がする制御手段と、第1なび第2の復調手段でである。 する制御手段と、第1なび第2の復調手段でである。 する制御手段と、第1ななでである。 では、第1ななでである。 を必理するためのデータ処理手段と、データ処理手段からの信号を変調してアンテナ手段に 出力する変調手段と、前記の各手段に電源を供給するための電池とを備えたものである。

請求項3に記載の非接触I C カードの使用方法 は、通常に動作する通常モードと、通常モードへ 復帰させるための起動信号の受信動作のみ行うス リープモードとを具備する非接触I C カードの使 用方法であって、カード発行まではスリープモー ドで非接触I C カードを保管し、カード発行後は

第1回はこの発明の一実施例に係る非接触1Cカードの構成を示すブロック図である。この1Cカードは1C(10)を有しており、1C(10)にアンテナ回路(16)、電池(17)及び水晶振動子(19)が接続されている。1C(10)はバス(18)には、CPU(11)を有している。バス(18)には、CPU(11)の動作制御のためのアログラムを記憶するにののRAM(13)及び外部装置(図示せず)とのデータの入出力を制御する入出力制御回路(14)がそれぞれ接続されている。さらに、バス(18)には、内部クロックを分別してカウントするタイマ(20)とこのタイマ(20)の初期値を設定するプリスケーラ(21)とが接続されている

入出力制卸回路(14)は、シリアル非同期のデータ伝送を行うUART(22)、UART(22)の伝送速度を設定するボーレート・ジェネレータ(23)及び投送波を生成する搬送波ジェネレータ(24)を備えている。この入出力制御回路(14)には変復調回路(15)が接続され、この変復調回路(15)にアンテ

非接触 J C カードに起動信号を受信させることに より通常モードに移行させる方法である。

(作用)

請求項1に記載の非接触1Cカードでは、制御手段が第1及び第2の復調手段のうちの一方を選択し、第2の復調手段が選択された場合には遮断手段が第1の復調手段の回路電流を遮断する。

請求項2に記載の非接触1Cカードでは、停止手段がデータ送受信手段の動作を停止させ、リセット手段を介してリセット信号が受信されると制御手段は停止手段によるデータ送受信手段の動作の停止を解除する。

額求項3に記載の非接触ICカードの使用方法においては、非接触ICカードはそのカード発行までは起動信号の受信動作のみ行うスリープモードで保管され、カード発行後は起動信号により通常モードに移行される。

(实施例)

以下、この発明の実施例を添付図面に基づいて設明する。

ナ同路 (16) が接続されている。変復調回路 (15) には、UART (22) の出力を搬送波で変調する変調同路 (25)、アンテナ回路 (16) からの入力信号を復調する復調回路 (26)、アンテナ回路 (16) を駆動するための出力トランジスタ (27) 及び (28) が設けられている。

CPU(11)及び変復調回路(15)の復調回路(26)にはIC(10)内の各回路にクロック信号を供給するクロック発生回路(29)が接続されている。このクロック発生回路(29)は、IC(10)外部の水晶振動子(19)に接続されている。尚、(30)はCPU(11)の暴走を監視するための監視タイマである。

また、「C (10)のリセット塩子 (47)にコイル (50)が接続されており、外部装置で形成される磁場からの電磁誘導によりコイル (50)に発生した信号を C M O S インバータゲート からなるリセット 受信回路 (49)で検出し、これをオアゲート (48)を介して内部リセット信号として取り込むことができるように構成されている。

さらに、RAM(13)の内部には、このICカー

ドの状態確認を行うための制御フラグ(131)が設定されている。

アンテナ回路 (16) によりアンテナ手段が、変復 調回路 (15) 及びアンテナ回路 (16) によりデータ送 受信手段が、CPU (11) によりデータ処理手段が、 変調回路 (25) により変調手段が、コイル (50) 及び リセット受信回路 (49) によりリセット手段がそれ ぞれ構成されている。

第2図に変復調回路(15)の復調回路(26)の内部 構成を示す。アンテナ回路(16)がコンパレータ (101)の正入力端子及びCMOSインバータ(102) に接続されている。コンパレータ(101)の負入力 端子には電源電圧を抵抗(103)及び(104)で分圧し て基準電圧を発生させる基準電圧回路が接続され、 低抗(103)と電源ラインとの間には遮断手段とな るトランジスタ(106)が接続されている。コンパ レータ(101)は、基準電圧回路で発生される基準 電圧をしきい値として有するため、動作時は基準 電圧回路に常時パイアス電流が流れていることが 必要である。尚、このコンパレータ(101)のしき

受信イネーブル信号は、コンパレータ (101) あるいは C M O S インパータ (102) の出力を 波形成形回路 (113) を介して受信データとして 取り込む ための制御信号である。一方、受信選択信号は、コンパレータ (101) と C M O S インパータ (102) のいずれを選択するかを決定する制御信号である。

受信イネーブル信号及び受信選択信号が共に
"H"レベルの場合には、アンドゲート (110)の出
力は"H"レベルとなるのでトランジスタ (108)が
薄油状態となって基準電圧回路にバイアス電流が
流れる一方、アンドゲート (111)の出力が"し"レ
ベルとなるのでアンドゲート (108) は遮断状態と
なる。すなわち、コンパレータ (101) による復興
が可能な通常モードが設定される。

受信イネーブル信号及び受信選択信号の少なくとも一方が"し"レベルの場合には、アンドゲート(110)の出力が"し"レベルとなるのでアンドゲート(107)が遮断状態になると共にトランジスタ(108)が遮断されて基準電圧回路にバイアス電流が流れなくなる。すなわち、コンパレータ(101)

い値は、通常のカード使用時に外部装置からの信号を受信できるように、比較的低く設定されている。一方、CMOSインバータ(102)はコンパレータ(101)より高いしきい値を有しており、受信待ちの状態ではほとんど電流を消費しない。

てPU(11)から受信イネーブル信号及び受信選択信号をそれぞれ伝送する信号線(114)及び(115)がアンドゲート(110)に接続されている。また、信号線(115)はインバータ(112)に接続され、インバータ(112)の出力及び信号線(114)がアンドゲート(111)に接続されている。コンバレータ(101)の出力及びアンドゲート(110)の出力はアンドゲート(107)に接続され、CMOSインバータ(102)の出力及びアンドゲート(111)の出力はアンドゲート(108)に接続されている。これらアンドゲート(107)及び(108)の出力がオアゲート(109)を介して波形成形回路(113)に接続されている。また、アンドゲート(110)の出力は、インバータ(105)を介してトランジスタ(106)のゲートに接続されている。

は作動し得ない状態となり、復調回路 (26)の消費 電力は極めて小さくなる。この状態をスリープモードと呼ぶことにする。スリープモードにおいて は、さらに以下に述べる二つのモードがある。

受信イホーブル信号が"H"レベルで且つ受信選択信号が"L"レベルの場合は、アンドゲート(111)の出力が"H"レベルとなるのでCMOSインパータ(102)の出力はアンドゲート(108)を介してオアゲート(109)及び波形成形回路(113)に接続される。その結果、アンテナ回路(16)で受信された信号をCMOSインバータ(102)で検出することが可能となる。一方、受信イネーブル信号が"L"レベルの場合には、アンドゲート(110)及び(111)の出力は共に"L"レベルとなるので、アンドゲート(107)及び(108)は共に遮断状態となる。すなわち、復調回路(26)は動作停止の状態となる。

請求項1に記載の1 Cカードにおいては、コンパレータ(101)及び基準電圧回路により第1 の復調手段が、CMOSインバータ(102)により第2 の復調手段が、トランジスタ(108)により遮断手

特間平4~127290(5)

段が、アンドゲート (107)、(108)、(110)、(111)、 オアゲート (109)、インパータ (105)、(112)及び C P U (11)により制御手段がそれぞれ形成されている。

また、請求項2に記載のJCカードにおいては、トランジスタ(106)、アンドゲート(107)、(108)、(110)、(111)、インバータ(105)、(112)、オアゲート(109)及びCPU(11)により停止手段及び制御手段が形成されている。

次に、実施例の動作を説明する。第3図のフローチャートを参照してICカードをスリープモードにする動作を説明する。まず、CPU(11)の動作時で且つコマンド待ち状態に図示しない外部装置からコントロールキーを送信する。このコントロールキーは、アンテナ回路(16)で受信された後、復興回路(26)及び入出力制御回路(14)を介してCPU(11)に入力される。CPU(11)は、ステップS1で、入力されたコントロールキーをRAM(13)あるいはROM(12)内の所定の領域に記録されている参照キーと比較照合する。ステップS2で照合

(108)に出力されるので、CMOSインバータ (102)によるトリガ受信が可能になる。一方、ステップS5で復興回路 (26)を使用しない起動方法②が選択されたと判定されると、CPU (11)はステップS8で"し"レベルの受信イネーブル信号を復興回路 (26)に出力する。これにより、トランジスタ (106)が遮断状態になってスリーブモードが設定されるが、このときアンドゲート (107) 及び (108)が共に遮断され、復興回路 (26)は動作停止の状態となる。

このようにしてスリーブモードを設定した後、CPU(11)はクロック発生回路(29)による内部クロックの発生を停止させて待機状態に移行する。また、ステップSZにおいてコントロールキーの照合が正常でないと判定された場合には、スリーブモードの設定を行わずにそのまま内部クロックの発生を停止させて待機状態となる。

次に、第4図のフローチャートを参照しつつ復 関回路(26)を使用してスリーブモードから通常モードに復帰させる起動方法①を説明する。尚、受 が正常であると判定されると、CPU(11)はステップ S3でRAM(13)内の制御フラグ(131)をリセットする。

次に、ステップS4で、スリーアモードから通常 モードに移行させる際の起動方法を指示する指令 を外部装置から送信し、起動方法の選択を行う。 この実施例では、起動方法として、①アンテナ回 路(16)を介して復調回路(26)内のCMOSインバータ(102)でトリガ受信を行う方法、及び②復調 回路(28)を使用せずにコイル(50)及びリセット受 信回路(49)でリセット倡号を受信する方法のいず れかを選択できるように構成されている。

CPU(11)は、ステップS5で復調回路(26)を使用する起動方法のが選択されたと判定すると、ステップS6及びS7で順次"H"レベルの受信イネーブル信号及び"L"レベルの受信選択信号を復調回路(26)に出力する。これにより、第2図に示されるトランジスタ(106)が遮断状態となってスリープモードが設定される。ただし、このときアンドゲート(111)から"H"レベルの信号がアンドゲート

信イホーブル信号が"H"レベルで且つ受信選択信号が"L"レベルであるものとする。まず、外部装置から起動信号としてトリガ信号がアンテナ回路(16)で受信され、復調回路(26)のCMOSインバータ(102)に入力される。このトリガ信号は通常の要求信号より高い信号レベルを有しており、このためCMOSインバータ(102)で検出されてアンドゲート(108)及びオアゲート(109)を介して波形成形回路(113)に入力される。トリガ信号はここで成形された後、第1図のクロック発生回路(29)に入力され、これによりクロック発生回路(29)はステップS11で内部クロックの起動を行う。

このようにして内部クロックが起動すると、 CPU (11) はステップ S12で外部装置との通信を制御するための入出力制御回路 (14) の制御バラメータを設定する。 次に、 CPU (11) はステップ S13でRAM (13) 内の制御フラグ (131) がセットされているか否かを判定する。 判定の結果、制御フラグ (131) がセットされていない場合には、この ICカードはスリーブモードにあるものと判断し、

持開平4-127290(6)

ステップS14で受信選択信号を"B"レベルとすることによりスリープモードから通常モードへの移行を行った後、ステップS15で外部装置から発行者キーを受信する。CPU(11)はステップS16で、受信された発行者キーをR A M (13)あるいはR O M (12)内の所定の領域に記録されている参照キーと比較照合する。照合が正常であると判定された場合には、ステップS17で外部装置から発行コマンドに対する処理を実行する。これらのステップS17及びS18は、ステップS19で発行処理が終了したと判定されるまで繰り返される。

発行処理が終了すると、CPU(11)はステップ S20で制御フラグ(131)をセットする。その後、CPU(11)はクロック発生回路(29)による内部クロックの発生を停止させて特機状態となる。

このようにしてスリーアモードから通常モード に復帰した後に外部装置からトリガを受信すると、 トリガ信号は今度は復調回路(25)のコンパレータ (101)で検出され、これによりステップ\$11で内部

受信回路(49)を利用してスリーブモードから通常モードに復帰させる起動方法のを説明する。尚、受信イネーブル信号は"L"レベルであるものとする。まず、外部装置から起動信号としてリセット信号がコイル(50)で電磁誘導により受信され、CMOSインバータゲートからなるリセット信号はオアゲート(48)を介してクロック発生回路(29)に取り込まれ、これにより内部クロックが起動される。

このようにして内部クロックが起動すると、CPU(11)はステップ \$31で動作のための初期設定を実行し、さらにステップ \$32及び \$33で受信選択信号及び受信イネーブル信号を共に"H"レベルとすることによりスリーブモードから通常モードへの移行を行う。次に、CPU(11)はステップ \$34でRAM(13)内の制御フラグ(131)がセットされているか否かを判定する。判定の結果、制御フラグ(131)がセットされていない場合には、このICカードはスリーブモードにあったものと判断して発行処理を行うために、ステップ \$35で外部装

クロックの起動が行われる。次いでステップ S12 で入出力制御回路 (14)の制御パラメータが設定された後、CPU (11)はステップ S13で制御フラグ (131)がセットされているか否かを判定するが、このとき既に制御フラグ (131)はセットされているので、ステップ S21に遊み、外部装置からアプリケーションコマンドの受信が行われる。そして、ステップ S22でアプリケーションコマンドに対する処理が実行される。これらのステップ S21及び S22は、ステップ S23で全ての処理が終了したと判定されるまで繰り返され、全ての処理が終了したと判定されるまで繰り返され、全ての処理が終了すると、CPU (11)はクロック発生回路 (29)による内部クロックの発生を停止させて待機状態となる。

尚、ステップ \$16において 発行者キーの 照合が 正常でないと 判定された場合には、発行処理を行 わずにステップ \$24で受信選択信号を"し"レベル とすることにより再び スリーブモードに戻した後、 内部 クロックの 発生を 停止させて特機状態となる。

次に、第5 図のフローチャートを参照しつつ復 調回路 (26)を使用せずにコイル (50) 及びリセット

歌から発行者キーを受信する。CPU(11)はステップ S36で、受信された発行者キーをRAM(13)あるいはROM(12)内の所定の領域に記録されている参照キーと比較照合する。照合が正常であると判定された場合には、ステップ S37~ S39において第4回のステップ S18~ S18と同様にして発行処理が行われる

発行処理が終了すると、CPU(11)はステップ S40で制御フラグ(131)をセットした後、クロック 発生回路(29)による内部クロックの発生を停止さ せて待機状態となる。

尚、ステップ S38において発行者キーの照合が 正常でないと判定された場合には、発行処理を行 わずにステップ S41で受信イネーブル信号を"し" レベルとしてスリーブモードに戻し、その後内部 クロックの発生を停止させて特徴状態となる。

第6 図は第1 図に示した非接触I C カードの使用方法を示すフローチャートである。まず、ステップ S51で I C カードを製造した後、ステップ S52で第3 図のフローチャートに従ってスリーブモード

特間平4-127290(ア)

にセットし、この状態でカード発行者に出荷する。カード発行者は、カード発行までの期間このICカードをスリーブモードのまま保管する。カード発行時には、ステップ \$53で発行処理を実施してステップ \$54で通常モードにセットする。このようにして通常モードにセットされたICカードは所定の使用に付された後、ステップ \$55で回収される。さらに、回収されたICカードを再利用する場合には、続くステップ \$56でステップ \$52に戻り、再びスリーブモードにセットされ次のカード発行まで保管される。

以上のような使用方法を採れば、 I C カードは保管時にはスリーブモードにセットされるので、電池(17)の消耗が抑制され、 I C カードの実使用での長寿命化が図られる。

〔発明の効果〕

以上説明したように、請求項1 に記載の非接触 1 Cカードでは、外部とのデータの送受信を非接触で行うためのアンテナ手段と、アンテナ手段で 受信された信号をそれぞれ復調する第1及び第2

手段の動作を停止させると共にリセット手段を介 してリセット信号が受信されると停止手段による データ送受信手段の動作の停止を解除する制御手 段と、前記の各手段に電源を供給するための電池 とを備えているので、カードの末使用時の電池の 消耗が抑制され、カードの実質的な寿命を延ばす ことができる。

また、請求項3に記載の非接触ICカードの使用方法においては、カード発行まではスリープモードで非接触ICカードを保管し、カード発行後は非接触ICカードに起動信号を受信させることにより通常モードに移行させるので、カードの保管時における内蔵電池の消耗が抑制され、発行後のカードの寿命が長くなる。

4. 図面の簡単な説明

第1 図はこの発明の一実施例に係る非接触IC カードの構成を示すブロック図、第2 図は復調回 路の内部構成を示すブロック図、第3 図ないし第 5 図はそれぞれ実施例の動作を示すフローチャー ト図、第6 図はこの発明に係る非接触ICカード の復調手段と、第1の復調手段の動作のためのの の復調手段と、第1の復調手段と、第1及び第2のの 調手段のうちの一方を選択すると共に第2の復調手段の 調手段の同路電流を追加手段により第1のの で復調手段の同路電流を追加手段によります。 で復調手段の方も制御手段に理するの で復調手段で復調手段に対するが で復調手段で復れるデータを理するの でであるが、一名のではます。 でではまするのの でではまするのの ででするのではます。 でではまするのの でではまするのの ででするのではます。 でではまするのの でではまするのの ででするのの にはずるのの でではまするのの ででするのの にはずるのの でではまするのの でではままするの ではまするのの ではまするの ではまするのの ではまするのの ではまするのの ではまするのの ではまするのの ではまするのの ではまするの ではまする。 でする。 でする

請求項2に記載の非接触1Cカードでは、外部とのデータの送受信を非接触で行うためのデータ送受信手段と、外部からリセット信号を非接触で受信するためのリセット手段と、データ送受信手段に接続されると共にデータを処理するためのデータ処理手段と、データ送受信手段の動作を停止させる停止手段と、停止手段によりデータ送受信

の使用方法を示すフローチャート図、第7 図は従来の非接触 I Cカードの構成を示すブロック図、第8 図は第7 図の I Cカードにおける変復調回路の復調回路部分を示すブロック図である。

図において、(11)はCPU、(15)は変復調回路、(16)はアンテナ回路、(17)は電池、(25)は変調回路、(49)はリセット受信回路、(50)はコイル、(101)はコンパレータ、(102)はСMOSインパータ、(106)はトランジスタ、(105)及び(112)はインパータ、(107)、(108)、(110)及び(111)はアンドゲート、(109)はオアゲートである。

なお、各図中国一符号は同一または相当部分を 示す。

代理人 曾 我 遊 照

特間平4-127290(8)

